SRAM und Flash-Speicher

Wie viele Zustände der Schwellenspannung muss eine Zelle bei QLC-NAND-Flash (4 Bit pro Zelle) unterscheiden?

  1. A4
  2. B8
  3. C16
Antwort und Erläuterung anzeigen

Antwort: C. 16

Um N Bit in einer Zelle zu speichern, müssen 2ᴺ Zustände der Schwellenspannung unterschieden werden; bei QLC sind es 2⁴ = 16 Zustände. Da der nutzbare Schwellenspannungsbereich (einige Volt) nahezu gleich bleibt, ist der Abstand der Zustände nur noch ein Bruchteil dessen bei SLC (etwa ein Zwölftel bis Sechzehntel), und das Schreiben erfordert eine feinere Steuerung. QLC schreibt daher langsamer und ist weniger belastbar, hat aber niedrigere Kosten pro Kapazität und wird in leseorientierten Rechenzentren und großen SSDs verwendet.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Was ist der Hauptzweck des Mechanismus bei TLC- und QLC-SSDs, einen Teil des Bereichs als SLC zu nutzen und Schreibvorgänge vorübergehend aufzunehmen?
  2. Welches Problem tritt bei einer Absenkung der Versorgungsspannung von SRAM leicht auf?
  3. Welcher Vorteil einer 8T-SRAM-Zelle, die eine 6T-SRAM um Transistoren nur für das Lesen erweitert, ist richtig?
  4. Was geschieht mit der Schwellenspannung der Zelle, wenn beim Löschen von Flash-Speichern Elektronen aus dem Floating Gate o. Ä. abgezogen werden?
  5. Welcher Wert kommt der Lagenzahl heutiger 3D-NANDs am nächsten?

Vergleiche zu diesem Thema