Français
Menu

SRAM et mémoire flash

Dans une flash NAND QLC (4 bits par cellule), combien d'états de tension de seuil une cellule doit-elle distinguer ?

  1. A4
  2. B8
  3. C16
Afficher la réponse et l'explication

Réponse : C. 16

Stocker N bits par cellule exige de distinguer 2ᴺ états de tension de seuil, soit 2⁴ = 16 états pour la QLC. La plage de tension de seuil utilisable (quelques volts) étant à peu près la même, l'espacement entre états tombe à environ un quinzième de celui de la SLC, et l'écriture exige un contrôle plus fin. La QLC écrit donc lentement et a une endurance faible, mais offre un faible coût par capacité ; elle sert dans les centres de données à dominante lecture et les SSD de grande capacité.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Dans les SSD TLC ou QLC, quel est l'objectif principal du mécanisme qui utilise une partie de la mémoire en mode SLC pour absorber temporairement les écritures ?
  2. Quel problème survient fréquemment lorsqu'on abaisse la tension d'alimentation d'une SRAM ?
  3. Quel avantage de la cellule SRAM 8T, qui ajoute à la 6T des transistors dédiés à la lecture, est correct ?
  4. Lors de l'effacement d'une mémoire flash, comment évolue la tension de seuil de la cellule lorsqu'on extrait les électrons de la grille flottante, etc. ?
  5. Quelle valeur est la plus proche du nombre de couches des NAND 3D récentes ?

Comparatifs sur ce thème