Geavanceerde transistoren (FinFET, GAA)

Welke uitspraak over de kenmerken van de CFET (Complementary FET), die als structuur na GAA wordt onderzocht, is juist?

  1. ADe gate-elektrode vervalt, waardoor de structuur eenvoudiger wordt
  2. BnMOS en pMOS worden verticaal op elkaar gestapeld, waardoor de celoppervlakte kleiner wordt
  3. CDe transistor keert terug naar het planaire type
Antwoord en toelichting tonen

Antwoord: B. nMOS en pMOS worden verticaal op elkaar gestapeld, waardoor de celoppervlakte kleiner wordt

Bij een CFET worden de nMOS en pMOS van een CMOS-schakeling niet naast elkaar geplaatst maar als nanosheets boven elkaar gestapeld, waardoor een schakeling met dezelfde functie mogelijk met bijna de helft van de oppervlakte kan worden gemaakt. Het proces om voor n en p afzonderlijke materialen en gatemetalen te maken is complex, en ook het naar buiten voeren van de bedrading naar de boven- en onderliggende transistoren is een uitdaging. Onderzoek en ontwikkeling richten zich op praktische toepassing in de jaren 2030.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geavanceerde transistoren (FinFET, GAA)

  1. Wat is een van de belangrijkste middelen om bij high-k/metal-gate-transistoren de drempelspanning in te stellen?
  2. Welke uitspraak over het gate-last-proces (replacement metal gate) is juist?
  3. Welk voordeel van een volledig uitgeputte SOI-transistor (FD-SOI) is juist?
  4. Hoe heet het verschijnsel dat bij kleine transistoren de drempelspanning spreidt door statistische variatie in het aantal en de positie van onzuiverheidsatomen in het kanaal?
  5. Welk ontwerpvoordeel van nanosheet-GAA-transistoren ten opzichte van FinFET's is juist?

Vergelijkingen bij dit onderwerp