Nederlands
Menu

MOSFET

Hoe zijn de transistors van een CMOS 2-ingangs NAND-poort juist verbonden?

  1. A2 pMOS in serie en 2 nMOS parallel
  2. B2 pMOS parallel en 2 nMOS in serie
  3. CAlle 4 parallel
Antwoord en toelichting tonen

Antwoord: B. 2 pMOS parallel en 2 nMOS in serie

Een NAND geeft alleen uitgang 0 als beide ingangen 1 zijn, dus worden de nMOS-transistors in serie tussen uitgang en aarde geplaatst, zodat de uitgang alleen als beide aan staan met 0 is verbonden. Tussen uitgang en voeding worden de pMOS-transistors parallel geplaatst, zodat de uitgang met 1 is verbonden als één van de ingangen 0 is. Dat pull-up- en pull-downnetwerk elkaars duale structuur vormen is de basis van CMOS-logica, en NOR is het omgekeerde. Omdat in serie geschakelde elementen traag zijn, is NAND, waarin de nMOS met hoge mobiliteit in serie staat, sneller dan NOR en wordt vaker gebruikt.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over MOSFET

  1. Welk verschijnsel is het waarbij door een sterk elektrisch veld op de overlap van gate en drain een band-naar-band-tunnelstroom loopt en de lekstroom in de uit-toestand toeneemt?
  2. Welk voordeel voor schakelingen volgt uit het feit dat er nauwelijks stroom door de gate van een MOSFET loopt?
  3. Welke eigenschap van de source-volger (common-drain) schakeling met een MOSFET is juist?
  4. Wat gebeurt er in het algemeen met de absolute waarde van de drempelspanning van een MOSFET als de temperatuur stijgt?
  5. Hoe moeten de afmetingen worden veranderd om de drainstroom van een MOSFET te vergroten?

Vergelijkingen bij dit onderwerp