첨단 트랜지스터(FinFET과 GAA)
나노시트형 GAA 트랜지스터 제조에서 Si와 SiGe를 번갈아 쌓은 층에서 SiGe층만 선택적으로 제거하는 이유로 올바른 것은?
- A트랜지스터를 가볍게 하기 위해
- B제거한 틈에 게이트 절연막과 게이트 전극을 매립하여 Si 나노시트의 전체 둘레를 게이트로 둘러싸기 위해
- CSiGe가 전기를 통하지 않기 때문
정답과 해설 보기
정답: B. 제거한 틈에 게이트 절연막과 게이트 전극을 매립하여 Si 나노시트의 전체 둘레를 게이트로 둘러싸기 위해
나노시트형 GAA에서는 Si와 SiGe(Ge 약 25~30%)를 번갈아 에피택셜 성장시킨 적층을 가공하고 더미 게이트를 제거한 뒤, SiGe만 높은 선택비로 식각하여 Si 시트를 공중에 띄웁니다. 그 틈에 High-k 막과 메탈 게이트를 ALD로 매립하면 각 시트의 상하좌우를 게이트가 둘러싼 구조가 만들어집니다. 시트를 손상시키지 않고 SiGe만 제거하는 선택 식각이 제조의 열쇠입니다.