첨단 트랜지스터(FinFET과 GAA)

나노시트형 GAA 트랜지스터 제조에서 Si와 SiGe를 번갈아 쌓은 층에서 SiGe층만 선택적으로 제거하는 이유로 올바른 것은?

  1. A트랜지스터를 가볍게 하기 위해
  2. B제거한 틈에 게이트 절연막과 게이트 전극을 매립하여 Si 나노시트의 전체 둘레를 게이트로 둘러싸기 위해
  3. CSiGe가 전기를 통하지 않기 때문
정답과 해설 보기

정답: B. 제거한 틈에 게이트 절연막과 게이트 전극을 매립하여 Si 나노시트의 전체 둘레를 게이트로 둘러싸기 위해

나노시트형 GAA에서는 Si와 SiGe(Ge 약 25~30%)를 번갈아 에피택셜 성장시킨 적층을 가공하고 더미 게이트를 제거한 뒤, SiGe만 높은 선택비로 식각하여 Si 시트를 공중에 띄웁니다. 그 틈에 High-k 막과 메탈 게이트를 ALD로 매립하면 각 시트의 상하좌우를 게이트가 둘러싼 구조가 만들어집니다. 시트를 손상시키지 않고 SiGe만 제거하는 선택 식각이 제조의 열쇠입니다.

이 분야 연습하기 분야로 돌아가기

첨단 트랜지스터(FinFET과 GAA)의 다른 문제

  1. FinFET이나 SOI 트랜지스터에서 문제가 되기 쉬운 자기 발열의 원인으로 올바른 것은?
  2. 미세화가 진행된 트랜지스터에서 성능을 제한하는 요인으로 중요성이 커지고 있는 것은?
  3. 미래의 극미세 트랜지스터 채널 재료로 연구되고 있는 이황화몰리브데넘(MoS2) 등의 재료의 특징으로 올바른 것은?
  4. FinFET의 소스·드레인에서 핀 위에 에피택셜 성장으로 결정을 융기시키는 주된 목적은?
  5. 금속과 반도체의 컨택트 저항을 낮추기 위한 기본적인 방법으로 올바른 것은?

이 분야의 비교