SRAM und Flash-Speicher

Welches Beispiel für ein „Schreib-Assist“, das Schreibfehler von SRAM bei niedriger Spannung verhindert, ist richtig?

  1. ABeim Schreiben wird die Bitleitung der 0-Seite geringfügig auf eine negative Spannung gezogen
  2. BDie Versorgungsspannung der Zelle wird beim Schreiben erhöht
  3. CDie Spannung der Wortleitung wird gesenkt
Antwort und Erläuterung anzeigen

Antwort: A. Beim Schreiben wird die Bitleitung der 0-Seite geringfügig auf eine negative Spannung gezogen

Bei niedriger Spannung reicht die Treiberfähigkeit des Zugriffstransistors nicht aus, um den Pull-up der Zelle zu überwinden, und das Schreiben schlägt leicht fehl. Beim Negative-Bitline-Verfahren, bei dem die Bitleitung der zu schreibenden 0 auf eine negative Spannung (etwa −100 bis −200 mV) gezogen wird, steigt die Gate-Source-Spannung des Zugriffstransistors, und das Schreiben fällt leichter. Es wird auch ein Verfahren verwendet, die Versorgungsspannung der Zelle beim Schreiben zu senken und so den Pull-up zu schwächen; bei SRAM in modernen Prozessen sind solche Assist-Schaltungen unverzichtbar.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Warum werden bei Mehrbit-NAND-Flash (MLC oder TLC) die Bitfolgen benachbarter Schwellenspannungszustände so vergeben, dass sie sich nur in einem Bit unterscheiden?
  2. Wie heißt bei 3D-NAND die Struktur, bei der die Enden der gestapelten Lagen stufenförmig bearbeitet sind, um die Wortleitungen jeder Lage zu kontaktieren?
  3. Was ist der Hauptvorteil der Struktur (CMOS under Array u. Ä.) bei 3D-NAND, bei der Peripherieschaltungen wie Leseverstärker unter dem Speicherzellenarray angeordnet werden?
  4. Welche Aussage zum Aufbau einer üblichen 6-Transistor-SRAM-Zelle ist richtig?
  5. Welche Aussage zu den Merkmalen von NAND-Flash im Vergleich zu NOR-Flash ist richtig?

Vergleiche zu diesem Thema