Français
Menu

SRAM et mémoire flash

Lors de l'effacement d'une mémoire flash, comment évolue la tension de seuil de la cellule lorsqu'on extrait les électrons de la grille flottante, etc. ?

  1. AElle augmente
  2. BElle diminue
  3. CElle ne change pas
Afficher la réponse et l'explication

Réponse : B. Elle diminue

La présence d'électrons (charge négative) sur la grille flottante compense une partie de la tension de grille : il faut une tension plus élevée pour former le canal, et la tension de seuil augmente. L'effacement, qui extrait les électrons, abaisse la tension de seuil ; l'écriture, qui en injecte, l'élève. En NAND, l'état effacé (seuil bas) est généralement noté « 1 » et l'état écrit « 0 », ce qui explique pourquoi le contenu d'une flash effacée vaut 0xFF.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quelle valeur est la plus proche du nombre de couches des NAND 3D récentes ?
  2. Quel est le rôle correct des transistors de sélection placés aux deux extrémités des cellules connectées en série d'une flash NAND ?
  3. Pour écrire dans une cellule SRAM, on tire une des lignes de bit à 0 V pour inverser l'état de la cellule. Quelle condition est exigée des transistors d'accès ?
  4. Quelle méthode d'écriture en flash NAND répète des impulsions d'écriture de tension progressivement croissante en vérifiant chaque fois la tension de seuil ?
  5. Quelle commande permet à l'OS de signaler au SSD les zones des fichiers supprimés, afin de rendre le ramasse-miettes plus efficace ?

Comparatifs sur ce thème