Français
Menu

Packaging avancé (3D et chiplets)

Quel est le nombre courant de puces DRAM empilées dans une pile HBM ?

  1. A1
  2. B2
  3. CEnviron 8 à 16
Afficher la réponse et l'explication

Réponse : C. Environ 8 à 16

Dans la HBM, 8, 12, voire 16 puces DRAM reliées par TSV sont empilées et associées à une puce de base (puce logique) située en bas pour former une pile. La hauteur de la pile étant fixée par la norme, augmenter le nombre de couches exige d'amincir les puces à environ 30 µm et d'affiner les couches de collage, et le traitement des problèmes thermiques est indispensable. Avec une ou deux puces, l'avantage de l'empilement serait perdu.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Comment appelle-t-on l'approche consistant à intégrer dans un même boîtier des puces réalisées avec des procédés ou des matériaux différents ?
  2. Quel est le procédé de formation courant d'un TSV ?
  3. Quel est le principal objectif de la fabrication collective de boîtiers sur de grands panneaux rectangulaires plutôt que sur des plaquettes circulaires ?
  4. Quel est l'ordre de grandeur de l'épaisseur à laquelle on amincit une plaquette par rectification de la face arrière pour empiler des puces comportant des TSV ?
  5. Quel avantage peut-on attendre de l'utilisation de chiplets ?

Comparatifs sur ce thème