Français
Menu

Analyse temporelle et CDC

Avec une horloge de période 2,0 ns et de rapport cyclique 50 %, un chemin émet sur le front montant et capture sur le front descendant. Avec un temps d'établissement de 0,1 ns et un skew nul, quelle est la valeur maximale admissible pour la somme du délai horloge-sortie et du délai combinatoire ?

  1. A1,9 ns
  2. B1,0 ns
  3. C0,9 ns
Afficher la réponse et l'explication

Réponse : C. 0,9 ns

Un chemin qui émet sur le front montant et capture sur le front descendant est appelé chemin demi-cycle. Le front de capture arrive une demi-période, soit 1,0 ns, après l'émission ; le délai admissible est donc 1,0 − 0,1 = 0,9 ns. 1,9 ns correspond à l'hypothèse d'une période entière disponible, et 1,0 ns à l'oubli du temps d'établissement. Un chemin demi-cycle est contraignant pour le setup mais, le hold étant vérifié par rapport au front descendant situé une demi-période plus tôt, il offre une large marge de hold.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Avec une horloge de période 2,0 ns, un chemin va d'une bascule qui émet ses données au front montant de l'instant 0 vers un verrou (latch) qui s'ouvre (devient transparent) à l'instant 1,0 ns et se ferme à l'instant 2,0 ns. Si les données arrivent au verrou à l'instant 1,4 ns, quel est le temps emprunté (time borrowing) par ce verrou ?
  2. Dans un circuit qui arrête l'horloge au moyen d'une porte AND à 2 entrées recevant l'horloge et un signal de validation (enable), quel est le contenu correct de la vérification de clock gating effectuée par la STA ?
  3. Avec une horloge de période 2,0 ns, set_input_delay 0,6 ns est défini sur une broche d'entrée. Si le temps d'établissement de la bascule interne est de 0,1 ns et qu'on ignore le délai et le skew de l'horloge, quel est le délai maximal admissible pour le chemin interne à la puce, de la broche d'entrée jusqu'à la bascule ?
  4. Que représente correctement la valeur spécifiée par set_output_delay ?
  5. Avec une horloge de période 2,5 ns (400 MHz), set_output_delay 0,8 ns est défini sur une broche de sortie. Si le délai horloge-sortie de la bascule qui pilote la broche de sortie est de 0,2 ns, quel est le délai maximal admissible pour la logique combinatoire et les interconnexions entre la bascule et la broche de sortie (le délai de l'horloge est ignoré) ?