時序分析與CDC

從低態有效的外部重設,產生「非同步確立、同步解除」之內部重設的重設同步器,其構成何者正確?

  1. A將外部重設接到2級正反器的非同步重設端子,第1級的D輸入固定為1,以第2級的輸出作為內部重設
  2. B將外部重設送入2級正反器的D輸入進行同步化,只以其輸出作為內部重設
  3. C將外部重設與時脈做AND後的訊號,直接作為內部重設
查看答案與解析

正確答案:A. 將外部重設接到2級正反器的非同步重設端子,第1級的D輸入固定為1,以第2級的輸出作為內部重設

外部重設變為0時,兩個正反器會藉由非同步重設端子,不等待時脈立即變為0,施加內部重設。外部重設回到1之後,第1級D的1會每個時脈前進1級,在第2次時脈時第2級的輸出變為1,解除重設。解除與時脈對齊,即使第1級成為亞穩態,到傳至第2級為止也確保了1個週期的穩定時間。只以D輸入同步化的話,時脈停止時重設就無法施加。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 將來自同一發送端時脈域的2條控制訊號,分別以不同的2級同步器接收,並在接收端做AND後使用。此設計的問題點何者正確?
  2. 即使已進行STA與RTL模擬,仍需要以CDC驗證工具確認的理由,何者正確?
  3. 對非同步FIFO中將格雷碼指標傳到對方時脈域的路徑,若因為是非同步就不加限制(偽路徑),可能產生問題的理由何者正確?
  4. 在時脈週期為 2.0 ns 的同步電路中,發送端正反器的時脈→輸出延遲為 0.2 ns,組合電路的延遲為 1.4 ns,接收端正反器的建立時間為 0.1 ns。若時脈偏移為0,建立時間的餘裕是多少?
  5. 在正反器之間的路徑上,時脈→輸出延遲為 0.15 ns,組合電路的最大延遲為 2.2 ns,建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時,此路徑可運作的最大時脈頻率是多少?