タイミング解析とCDC

アクティブLowの外部リセットから、「非同期にアサートし、同期してデアサートする」内部リセットを作るリセット同期化回路の構成として正しいものはどれか。

  1. A2段のフリップフロップの非同期リセット端子に外部リセットをつなぎ、1段目のD入力を1に固定し、2段目の出力を内部リセットにする
  2. B外部リセットを2段のフリップフロップのD入力に入れて同期化し、その出力だけを内部リセットにする
  3. C外部リセットとクロックのANDをとった信号を、そのまま内部リセットにする
答えと解説を見る

正解:A. 2段のフリップフロップの非同期リセット端子に外部リセットをつなぎ、1段目のD入力を1に固定し、2段目の出力を内部リセットにする

外部リセットが0になると、2つのフリップフロップは非同期リセット端子によってクロックを待たずにすぐ0になり、内部リセットがかかります。外部リセットが1に戻った後は、1段目のDの1がクロックごとに1段ずつ送られ、2回目のクロックで2段目の出力が1になってリセットが解除されます。解除はクロックにそろい、1段目がメタステーブルになっても、2段目に伝わるまでの1周期で収まる時間が確保されます。D入力で同期化するだけでは、クロックが止まっているときにリセットがかかりません。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. 同じ送り側のドメインから来た2本の制御信号を、それぞれ別の2段同期化回路で受け、受け側でANDをとって使う設計の問題点として正しいものはどれか。
  2. STAとRTLシミュレーションを行っていても、CDC検証ツールによる確認が必要とされる理由として正しいものはどれか。
  3. 非同期FIFOのグレイコードのポインタを相手のドメインに渡す経路を、非同期だからといって制約なし(フォールスパス)にすると問題になりうる理由として正しいものはどれか。
  4. クロック周期 2.0 ns の同期回路で、送り側フリップフロップのクロック→出力遅延が 0.2 ns、組み合わせ回路の遅延が 1.4 ns、受け側フリップフロップのセットアップ時間が 0.1 ns である。クロックスキューを0とすると、セットアップのスラックはいくらか。
  5. フリップフロップ間の経路で、クロック→出力遅延が 0.15 ns、組み合わせ回路の最大遅延が 2.2 ns、セットアップ時間が 0.15 ns である。スキューとクロックの不確かさを無視すると、この経路で動作できる最大のクロック周波数はいくらか。