繁體中文
選單

時序分析與CDC

在正反器之間的路徑上，時脈→輸出延遲為 0.15 ns，組合電路的最大延遲為 2.2 ns，建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時，此路徑可運作的最大時脈頻率是多少？

  1. A約 425 MHz
  2. B約 455 MHz
  3. C400 MHz
查看答案與解析

正確答案：C. 400 MHz

最小時脈週期為時脈→輸出延遲、組合電路延遲與建立時間的總和。0.15 + 2.2 + 0.15 = 2.5 ns，因此最大頻率為 1 ÷ 2.5 ns = 400 MHz。約 425 MHz 是由忘了計入建立時間的 2.35 ns 算出的值，約 455 MHz 是只由組合電路延遲 2.2 ns 算出的值。整顆晶片的最大頻率，由這類路徑中最嚴苛的關鍵路徑決定。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 關於STA報告中出現的WNS與TNS，下列說明何者正確？
  2. 有一條時脈週期 1.0 ns、時脈→輸出延遲 0.1 ns、組合電路延遲 0.85 ns、建立時間 0.08 ns 的路徑。當接收端正反器的時脈比發送端晚 0.05 ns 到達時，建立時間的餘裕是多少？
  3. 接收端正反器的時脈比發送端晚到達（正的時脈偏移）時，對建立時間與保持時間的影響，下列何者正確？
  4. 發送端的時脈→輸出延遲最小為 0.08 ns，組合電路的最小延遲為 0.02 ns，接收端的保持時間為 0.05 ns。當接收端的時脈比發送端晚 0.1 ns 到達時，保持時間的餘裕是多少？
  5. 在以同一時脈的上升邊緣進行送出與取入的一般路徑上，發現了保持時間違規（餘裕 −0.03 ns）。將時脈頻率降為一半時，關於此違規的敘述何者正確？