時序分析與CDC

將來自同一發送端時脈域的2條控制訊號,分別以不同的2級同步器接收,並在接收端做AND後使用。此設計的問題點何者正確?

  1. A經過AND閘會放大亞穩態,使接收端整個電路持續不穩定
  2. B在發送端同時變化的2條訊號,在接收端可能看起來錯開1個週期,出現原本不可能的組合
  3. C2條訊號在接收端一定會在同一週期對齊,因此不會發生問題
查看答案與解析

正確答案:B. 在發送端同時變化的2條訊號,在接收端可能看起來錯開1個週期,出現原本不可能的組合

分別同步化的訊號在接收端再次合流,稱為再匯聚(reconvergence)。即使2條訊號在發送端同時變化,各自的同步器決定為新值或舊值是相互獨立的,因此在接收端可能出現只有其中一條改變的週期。例如2條訊號同時發生0→1與1→0的變化時,前後的AND應都為0,卻可能輸出1個週期的1。對策是先合併為1條同步化後再分開,或使用像格雷碼這樣只改變1個位元的編碼。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 即使已進行STA與RTL模擬,仍需要以CDC驗證工具確認的理由,何者正確?
  2. 對非同步FIFO中將格雷碼指標傳到對方時脈域的路徑,若因為是非同步就不加限制(偽路徑),可能產生問題的理由何者正確?
  3. 在時脈週期為 2.0 ns 的同步電路中,發送端正反器的時脈→輸出延遲為 0.2 ns,組合電路的延遲為 1.4 ns,接收端正反器的建立時間為 0.1 ns。若時脈偏移為0,建立時間的餘裕是多少?
  4. 在正反器之間的路徑上,時脈→輸出延遲為 0.15 ns,組合電路的最大延遲為 2.2 ns,建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時,此路徑可運作的最大時脈頻率是多少?
  5. 關於STA報告中出現的WNS與TNS,下列說明何者正確?