Français
Menu

Analyse temporelle et CDC

Quelle est la structure correcte d'un synchroniseur de reset qui génère, à partir d'un reset externe actif à l'état bas, un reset interne « à assertion asynchrone et désassertion synchrone » ?

  1. ARelier le reset externe aux entrées de reset asynchrone de 2 bascules, fixer l'entrée D du 1er étage à 1 et utiliser la sortie du 2e étage comme reset interne
  2. BAppliquer le reset externe à l'entrée D de 2 bascules pour le synchroniser, et utiliser uniquement leur sortie comme reset interne
  3. CUtiliser directement comme reset interne le AND du reset externe et de l'horloge
Afficher la réponse et l'explication

Réponse : A. Relier le reset externe aux entrées de reset asynchrone de 2 bascules, fixer l'entrée D du 1er étage à 1 et utiliser la sortie du 2e étage comme reset interne

Lorsque le reset externe passe à 0, les 2 bascules passent immédiatement à 0 via leur entrée de reset asynchrone, sans attendre l'horloge, et le reset interne est appliqué. Une fois le reset externe revenu à 1, le 1 de l'entrée D du 1er étage avance d'un étage à chaque front d'horloge, et au 2e front la sortie du 2e étage passe à 1, ce qui lève le reset. La levée est alignée sur l'horloge, et même si le 1er étage devient métastable, il dispose d'une période pour se résoudre avant de se propager au 2e étage. Une simple synchronisation par l'entrée D ne permet pas d'appliquer le reset lorsque l'horloge est arrêtée.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Deux signaux de contrôle issus du même domaine émetteur sont reçus chacun par un synchroniseur à 2 étages distinct, puis combinés par un AND côté récepteur. Quel est le problème correct de cette conception ?
  2. Même lorsqu'on effectue une STA et une simulation RTL, pourquoi une vérification par un outil de vérification CDC est-elle considérée comme nécessaire ?
  3. Pourquoi peut-il être problématique de laisser sans contrainte (faux chemin) le chemin qui transmet les pointeurs en code de Gray d'une FIFO asynchrone vers l'autre domaine, au motif qu'il est asynchrone ?
  4. Dans un circuit synchrone de période d'horloge 2,0 ns, le délai horloge-sortie de la bascule émettrice est de 0,2 ns, le délai de la logique combinatoire de 1,4 ns et le temps d'établissement (setup) de la bascule réceptrice de 0,1 ns. Avec un décalage d'horloge (skew) nul, quelle est la marge (slack) de setup ?
  5. Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?