Deutsch
Menü

Timing-Analyse und CDC

Welcher Aufbau einer Reset-Synchronisierungsschaltung, die aus einem active-low externen Reset einen internen Reset erzeugt, der „asynchron aktiviert und synchron deaktiviert“ wird, ist richtig?

  1. ADer externe Reset wird an die asynchronen Reset-Anschlüsse zweier Flipflops angeschlossen, der D-Eingang der ersten Stufe fest auf 1 gelegt und der Ausgang der zweiten Stufe als interner Reset verwendet
  2. BDer externe Reset wird in die D-Eingänge zweier Flipflops geführt und synchronisiert, und nur deren Ausgang wird als interner Reset verwendet
  3. CDas per AND aus externem Reset und Takt gebildete Signal wird direkt als interner Reset verwendet
Antwort und Erläuterung anzeigen

Antwort: A. Der externe Reset wird an die asynchronen Reset-Anschlüsse zweier Flipflops angeschlossen, der D-Eingang der ersten Stufe fest auf 1 gelegt und der Ausgang der zweiten Stufe als interner Reset verwendet

Wird der externe Reset 0, gehen beide Flipflops über ihre asynchronen Reset-Anschlüsse sofort, ohne auf den Takt zu warten, auf 0, und der interne Reset wird aktiv. Kehrt der externe Reset auf 1 zurück, wird die 1 am D-Eingang der ersten Stufe mit jedem Takt um eine Stufe weitergeschoben; beim zweiten Takt wird der Ausgang der zweiten Stufe 1, und der Reset wird freigegeben. Die Freigabe erfolgt taktsynchron, und selbst wenn die erste Stufe metastabil wird, steht bis zur Weitergabe an die zweite Stufe 1 Periode zum Abklingen zur Verfügung. Wird nur über den D-Eingang synchronisiert, greift der Reset nicht, solange der Takt steht.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Zwei Steuersignale aus derselben Sendedomäne werden jeweils mit einem eigenen 2-stufigen Synchronisierer empfangen und auf der Empfangsseite per AND verknüpft verwendet. Welches Problem dieses Entwurfs ist richtig?
  2. Was ist der richtige Grund dafür, dass trotz STA und RTL-Simulation eine Prüfung mit einem CDC-Verifikationstool erforderlich ist?
  3. Warum kann es problematisch sein, den Pfad, über den die Gray-codierten Zeiger eines asynchronen FIFO in die Gegendomäne übertragen werden, nur weil er asynchron ist, ohne Constraint (als False Path) zu belassen?
  4. In einer synchronen Schaltung mit einer Taktperiode von 2,0 ns beträgt die Clock-to-Q-Verzögerung des sendenden Flipflops 0,2 ns, die Verzögerung der kombinatorischen Logik 1,4 ns und die Setup-Zeit des empfangenden Flipflops 0,1 ns. Wie groß ist der Setup-Slack, wenn der Taktversatz (Skew) 0 ist?
  5. Auf einem Pfad zwischen Flipflops beträgt die Clock-to-Q-Verzögerung 0,15 ns, die maximale Verzögerung der kombinatorischen Logik 2,2 ns und die Setup-Zeit 0,15 ns. Wie hoch ist die maximale Taktfrequenz, mit der dieser Pfad arbeiten kann, wenn Skew und Taktunsicherheit vernachlässigt werden?