한국어
메뉴

타이밍 분석과 CDC

액티브 Low 외부 리셋으로부터 '비동기로 어서트하고 동기로 디어서트하는' 내부 리셋을 만드는 리셋 동기화기의 구성으로 올바른 것은?

  1. A2단 플립플롭의 비동기 리셋 단자에 외부 리셋을 연결하고, 1단째의 D 입력을 1로 고정하며, 2단째의 출력을 내부 리셋으로 한다
  2. B외부 리셋을 2단 플립플롭의 D 입력에 넣어 동기화하고, 그 출력만을 내부 리셋으로 한다
  3. C외부 리셋과 클럭의 AND를 취한 신호를 그대로 내부 리셋으로 한다
정답과 해설 보기

정답: A. 2단 플립플롭의 비동기 리셋 단자에 외부 리셋을 연결하고, 1단째의 D 입력을 1로 고정하며, 2단째의 출력을 내부 리셋으로 한다

외부 리셋이 0이 되면 두 플립플롭은 비동기 리셋 단자에 의해 클럭을 기다리지 않고 즉시 0이 되어 내부 리셋이 걸립니다. 외부 리셋이 1로 돌아온 후에는 1단째 D의 1이 클럭마다 한 단씩 전달되어, 두 번째 클럭에서 2단째의 출력이 1이 되며 리셋이 해제됩니다. 해제는 클럭에 맞춰지고, 1단째가 메타스테이블 상태가 되더라도 2단째로 전달되기까지의 1주기 동안 안정될 시간이 확보됩니다. D 입력으로 동기화하기만 해서는 클럭이 멈춰 있을 때 리셋이 걸리지 않습니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. 같은 송신 측 도메인에서 온 두 개의 제어 신호를 각각 별도의 2단 동기화기로 받고, 수신 측에서 AND를 취해 사용하는 설계의 문제점으로 올바른 것은?
  2. STA와 RTL 시뮬레이션을 수행하더라도 CDC 검증 툴로 확인해야 하는 이유로 올바른 것은?
  3. 비동기 FIFO의 그레이 코드 포인터를 상대 도메인으로 전달하는 경로를, 비동기라는 이유로 제약 없음(폴스 패스)으로 하면 문제가 될 수 있는 이유로 올바른 것은?
  4. 클럭 주기 2.0 ns인 동기 회로에서 송신 측 플립플롭의 클럭→출력 지연이 0.2 ns, 조합 회로의 지연이 1.4 ns, 수신 측 플립플롭의 셋업 타임이 0.1 ns입니다. 클럭 스큐를 0으로 하면 셋업 슬랙은 얼마입니까?
  5. 플립플롭 사이의 경로에서 클럭→출력 지연이 0.15 ns, 조합 회로의 최대 지연이 2.2 ns, 셋업 타임이 0.15 ns입니다. 스큐와 클럭 불확실성을 무시하면 이 경로가 동작할 수 있는 최대 클럭 주파수는 얼마입니까?