時序分析與CDC

對非同步FIFO中將格雷碼指標傳到對方時脈域的路徑,若因為是非同步就不加限制(偽路徑),可能產生問題的理由何者正確?

  1. A設為偽路徑後,同步器的正反器會在邏輯合成時被刪除
  2. B若各位元延遲的差異超過指標的更新間隔,每次只改變1個位元的前提就會在接收端被打破
  3. C設為偽路徑後,指標會被工具還原為二進位
查看答案與解析

正確答案:B. 若各位元延遲的差異超過指標的更新間隔,每次只改變1個位元的前提就會在接收端被打破

格雷碼指標的前提是:無論在接收端的哪個邊緣觀察,變化中的位元都在1個以內。若將路徑設為無限制,各位元的延遲可能因佈局繞線而有很大差異。例如發送端的週期為 2 ns,第1次變化的位元需要 3 ns 才到達,第2次變化的位元需要 1 ns,兩者都會在時刻 3 ns 到達,看起來就像2個位元同時改變。因此要加上最大延遲的限制,將延遲差異控制在發送端的1個週期以內。

練習這個領域 前往領域頁面

時序分析與CDC的其他題目

  1. 在時脈週期為 2.0 ns 的同步電路中,發送端正反器的時脈→輸出延遲為 0.2 ns,組合電路的延遲為 1.4 ns,接收端正反器的建立時間為 0.1 ns。若時脈偏移為0,建立時間的餘裕是多少?
  2. 在正反器之間的路徑上,時脈→輸出延遲為 0.15 ns,組合電路的最大延遲為 2.2 ns,建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時,此路徑可運作的最大時脈頻率是多少?
  3. 關於STA報告中出現的WNS與TNS,下列說明何者正確?
  4. 有一條時脈週期 1.0 ns、時脈→輸出延遲 0.1 ns、組合電路延遲 0.85 ns、建立時間 0.08 ns 的路徑。當接收端正反器的時脈比發送端晚 0.05 ns 到達時,建立時間的餘裕是多少?
  5. 接收端正反器的時脈比發送端晚到達(正的時脈偏移)時,對建立時間與保持時間的影響,下列何者正確?