控制工程基礎
在取樣週期 Ts = 1 ms的數位控制中，D/A轉換的零階保持大約相當於 Ts/2 的時間延遲。增益交越頻率為100 Hz時，這個延遲造成的相位落後最接近下列何者？
- A約0.31°
- B約2.9°
- C約18°
查看答案與解析
正確答案：C. 約18°
時間延遲造成的相位落後為 ωL，因此是 2π × 100 × 0.0005 ≈ 0.314 rad，換算成度約為18°。零階保持把每個取樣值保持到下一個取樣，因此平均而言訊號延後半個週期，其相位落後正好是 ωTs/2。實際上還會加上計算時間等延遲，若延遲1個取樣（Ts），則約為36°。為了不大幅減少相位邊限，取樣頻率要選得比增益交越頻率高很多（例如10倍以上）。
- A. 這是把0.314 rad不換算成度、直接當成度讀的值。
- B. 這是不用角頻率 ω = 2πf、而用頻率 f = 100 Hz計算的值。
- C. 正確。取樣頻率只有增益交越頻率的10倍時，相位邊限會大幅減少。