샘플링 주기 Ts = 1 ms인 디지털 제어에서는 D/A 변환의 0차 홀드가 약 Ts/2의 부동작 시간으로 작용한다. 이득 교차 주파수가 100 Hz일 때, 이 지연에 의한 위상 지연에 가장 가까운 것은?

정답: C. 약 18°

부동작 시간에 의한 위상 지연은 ωL이므로 2π × 100 × 0.0005 ≈ 0.314 rad이고, 도로 환산하면 약 18°입니다. 0차 홀드는 각 샘플의 값을 다음 샘플까지 유지하므로 평균적으로 반주기 늦은 신호가 되며, 그 위상 지연은 정확히 ωTs/2입니다. 실제로는 계산 시간 등의 지연도 더해지며, 1샘플분(Ts) 늦으면 약 36°가 됩니다. 위상 여유를 크게 줄이지 않도록 샘플링 주파수는 이득 교차 주파수보다 충분히(예를 들어 10배 이상) 높게 고릅니다.