Nederlands
Menu

Timinganalyse en CDC

Welke beschrijving van CRPR (verwijdering van het pessimisme van het gemeenschappelijke pad), die bij STA met OCV-derating wordt toegepast wanneer het verzendende en het ontvangende klokpad tot een bepaald punt gemeenschappelijk zijn, is juist?

  1. ADe vertraging van het gemeenschappelijke deel wordt als 0 beschouwd en de aankomsttijd van de klok wordt opnieuw berekend
  2. BHet onrealistische extra pessimisme dat ontstaat doordat op het gemeenschappelijke deel afzonderlijk een trage en een snelle waarde zijn toegepast, wordt verwijderd
  3. COp het gemeenschappelijke deel wordt een nog grotere deratingfactor toegepast om aan de veilige kant te zitten
Antwoord en toelichting tonen

Antwoord: B. Het onrealistische extra pessimisme dat ontstaat doordat op het gemeenschappelijke deel afzonderlijk een trage en een snelle waarde zijn toegepast, wordt verwijderd

Bij OCV wordt het verzendende klokpad traag en het ontvangende snel ingeschat, maar het gemeenschappelijke deel van de wortel tot het vertakkingspunt bestaat fysiek uit dezelfde buffers en bedrading en kan binnen één flank niet tegelijk traag en snel zijn. Bij een vertraging van het gemeenschappelijke deel van 1,0 ns en factoren van 1,1 en 0,9 is het verschil tussen 1,1 ns en 0,9 ns, 0,2 ns, extra pessimisme. CRPR telt dit verschil weer bij de slack op en brengt het resultaat dichter bij de werkelijkheid. De vertraging van het gemeenschappelijke deel wordt niet op 0 gezet, en de factor vergroten is de omgekeerde bewerking.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Timinganalyse en CDC

  1. In een schakeling die op een klok met een periode van 2,0 ns werkt, is er een pad met een aankomsttijd van de data (som van clock-to-output-vertraging en vertraging van de combinatorische logica) van 3,3 ns en een setuptijd van 0,1 ns. Omdat dit pad maar eens per 2 cycli hoeft over te nemen, is een setup-multicycle path van 2 ingesteld. Hoe groot is de setup-slack?
  2. Als het setup-multicycle path op N (N ≥ 2) wordt ingesteld, wordt voor hold gewoonlijk een multicycle path van N − 1 ingesteld. Wat is de juiste reden daarvoor?
  3. Voor welk pad is het instellen van een false path (set_false_path) passend?
  4. Met een klok met een periode van 2,0 ns en een duty cycle van 50% is er een pad dat op de stijgende flank verzendt en op de dalende flank overneemt. Wat is bij een setuptijd van 0,1 ns en een skew van 0 de maximaal toegestane som van de clock-to-output-vertraging en de vertraging van de combinatorische logica?
  5. Met een klok met een periode van 2,0 ns is er een pad van een flip-flop die op de stijgende flank op tijdstip 0 data uitgeeft naar een latch die op tijdstip 1,0 ns opengaat (transparant wordt) en op tijdstip 2,0 ns sluit. Hoeveel tijd is in deze latch geleend (time borrowing) als de data op tijdstip 1,4 ns bij de latch aankomt?