타이밍 분석과 CDC

OCV 디레이팅을 사용한 STA에서 송신 측과 수신 측의 클럭 경로가 도중까지 공통인 경우에 수행하는 CRPR(공통 경로 비관성 제거)에 대한 설명으로 올바른 것은?

  1. A공통 부분의 지연을 0으로 간주하여 클럭의 도착 시각을 다시 계산한다
  2. B공통 부분에 느린 값과 빠른 값을 따로 적용한 데서 생기는, 있을 수 없는 여분의 비관을 제거한다
  3. C공통 부분에는 더 큰 디레이팅 계수를 곱해 안전 측으로 한다
정답과 해설 보기

정답: B. 공통 부분에 느린 값과 빠른 값을 따로 적용한 데서 생기는, 있을 수 없는 여분의 비관을 제거한다

OCV에서는 송신 측 클럭 경로를 느리게, 수신 측을 빠르게 추정하지만, 루트에서 분기점까지의 공통 부분은 물리적으로 같은 버퍼와 배선이므로 한 번의 에지 안에서 느리기도 하고 빠르기도 한 일은 없습니다. 공통 부분의 지연이 1.0 ns이고 계수가 1.1과 0.9라면 1.1 ns와 0.9 ns의 차이인 0.2 ns가 여분의 비관이 됩니다. CRPR은 이 차이를 슬랙에 되돌려 결과를 현실에 가깝게 합니다. 공통 부분의 지연을 0으로 하는 것이 아니며, 계수를 크게 하는 것은 반대의 조작입니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. 주기 2.0 ns인 클럭으로 동작하는 회로에서 데이터의 도착 시각(클럭→출력 지연과 조합 회로 지연의 합)이 3.3 ns, 셋업 타임이 0.1 ns인 경로가 있습니다. 이 경로는 2사이클에 한 번만 캡처하면 되므로 셋업 멀티사이클 패스를 2로 설정했습니다. 셋업 슬랙은 얼마입니까?
  2. 셋업 멀티사이클 패스를 N(N ≥ 2)으로 설정했을 때, 홀드에 대해서도 보통 멀티사이클 패스를 N − 1로 설정합니다. 그 이유로 올바른 것은?
  3. 폴스 패스(set_false_path)를 설정하는 것이 적절한 경로는?
  4. 주기 2.0 ns, 듀티비 50%인 클럭으로 상승 에지에서 송신하고 하강 에지에서 캡처하는 경로가 있습니다. 셋업 타임을 0.1 ns, 스큐를 0으로 하면 클럭→출력 지연과 조합 회로 지연의 합으로 허용되는 최댓값은 얼마입니까?
  5. 주기 2.0 ns인 클럭으로, 시각 0의 상승 에지에서 데이터를 내보내는 플립플롭으로부터 시각 1.0 ns에 열리고(투과 상태가 되고) 시각 2.0 ns에 닫히는 래치로 가는 경로가 있습니다. 데이터가 래치에 시각 1.4 ns에 도착했을 때 이 래치에서 빌린 시간(타임 보로잉)은 얼마입니까?