Français
Menu

Analyse temporelle et CDC

En STA, quelle association des conditions de coin (corner) principalement utilisées pour vérifier respectivement le setup et le hold est correcte ?

  1. ASetup au coin rapide (transistors rapides, tension d'alimentation élevée), hold au coin lent (transistors lents, tension d'alimentation basse)
  2. BSetup au coin lent (transistors lents, tension d'alimentation basse), hold au coin rapide (transistors rapides, tension d'alimentation élevée)
  3. CIl suffit de vérifier les deux au seul coin typique (typ) pour couvrir aussi la dispersion de la production en série
Afficher la réponse et l'explication

Réponse : B. Setup au coin lent (transistors lents, tension d'alimentation basse), hold au coin rapide (transistors rapides, tension d'alimentation élevée)

Une violation de setup survient lorsque les données sont trop lentes ; le pire cas est donc le coin lent, où les délais sont les plus grands. Une violation de hold survient lorsque les données sont trop rapides ; le pire cas est le coin rapide, où les délais sont les plus petits. En pratique, les délais du chemin d'horloge varient en même temps, si bien que les deux vérifications sont effectuées sur plusieurs coins. Dans les procédés avancés, une inversion de température peut rendre le circuit plus lent à basse température ; il faut donc aussi faire attention au choix de la température. Le seul coin typ ne couvre pas la dispersion de la production en série.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Pour le derating OCV, en analyse de setup, on multiplie par 1,1 les délais du chemin d'horloge d'émission et du chemin de données, et par 0,9 celui du chemin d'horloge de réception. Avec un chemin d'horloge d'émission de 1,0 ns, un chemin de données (horloge-sortie compris) de 1,5 ns, un chemin d'horloge de réception de 1,0 ns (sans partie commune), une période de 3,0 ns et un temps d'établissement de 0,1 ns, quelle est la marge de setup ?
  2. En STA avec derating OCV, lorsque les chemins d'horloge d'émission et de réception sont communs sur une partie de leur parcours, quelle description du CRPR (suppression du pessimisme du chemin commun) est correcte ?
  3. Dans un circuit fonctionnant avec une horloge de période 2,0 ns, un chemin a un instant d'arrivée des données (somme du délai horloge-sortie et du délai combinatoire) de 3,3 ns et un temps d'établissement de 0,1 ns. Comme ce chemin n'a besoin de capturer qu'une fois tous les 2 cycles, on a défini un chemin multicycle de 2 pour le setup. Quelle est la marge de setup ?
  4. Lorsqu'on définit un chemin multicycle de N (N ≥ 2) pour le setup, on définit généralement aussi un chemin multicycle de N − 1 pour le hold. Quelle en est la raison correcte ?
  5. Pour quel chemin est-il approprié de définir un faux chemin (set_false_path) ?