SRAM・フラッシュメモリ

3D NANDで、メモリセルアレイの下にセンスアンプなどの周辺回路を配置する構造(CMOS under Arrayなど)の主な利点はどれか。

  1. A消去が不要になる
  2. Bチップ面積を小さくして、1枚のウエハから取れる容量を増やせる
  3. C積層数を減らせる
答えと解説を見る

正解：B. チップ面積を小さくして、1枚のウエハから取れる容量を増やせる

従来はセルアレイの横に周辺回路を並べていましたが、周辺回路をアレイの真下に配置すると、その分チップ面積を減らせます。これにより、ビット密度が上がり、コストを下げられます。周辺回路をつくった後にアレイを積むため、熱工程などへの配慮が必要です。

  • A. 構造を変えても消去は必要です。
  • B. 正しい。周辺回路をアレイの下に置いて面積を削減します。
  • C. 積層数とは直接関係しない工夫です。
この分野を解く 分野ページへ

SRAM・フラッシュメモリのほかの問題

  1. 一般的な6トランジスタ型SRAMセルの構成として正しいものはどれか。
  2. NOR型と比べたときのNAND型フラッシュメモリの特徴として正しいものはどれか。
  3. フラッシュメモリで、1つのメモリセルに3ビットの情報を記憶する方式を何と呼ぶか。
  4. フラッシュメモリのデータの書き込み・消去の原理として正しいものはどれか。
  5. 3D NAND型フラッシュメモリの説明として正しいものはどれか。