3D NAND에서 메모리 셀 어레이 아래에 센스 앰프 등의 주변 회로를 배치하는 구조(CMOS under Array 등)의 주된 장점은?

정답: B. 칩 면적을 줄여서 웨이퍼 1장에서 얻을 수 있는 용량을 늘릴 수 있다

종래에는 셀 어레이 옆에 주변 회로를 나란히 배치했지만, 주변 회로를 어레이 바로 아래에 두면 그만큼 칩 면적을 2~3할 줄일 수 있어 비트 밀도가 올라가고 비용이 내려갑니다(CMOS under Array, Periphery under Cell 등). 주변 회로를 먼저 만들기 때문에 이후 어레이 형성의 열 공정에 대한 배려가 필요합니다. 또한 주변 회로와 어레이를 서로 다른 웨이퍼에서 만들어 접합하는 방식(CBA 등)도 실용화되었습니다.

• A. 구조를 바꿔도 소거는 필요합니다.
• B. 올바릅니다. 주변 회로를 어레이 아래에 두어 면적을 줄입니다.
• C. 적층 수와는 직접 관계가 없는 연구입니다.