SRAM與快閃記憶體
3D NAND 中，將感測放大器等周邊電路配置在記憶單元陣列下方的結構（CMOS under Array 等），其主要優點為何？
- A不再需要抹除
- B縮小晶片面積，增加一片晶圓可取得的容量
- C可減少堆疊層數
查看答案與解析
正確答案：B. 縮小晶片面積，增加一片晶圓可取得的容量
以往是將周邊電路排在單元陣列旁邊，若把周邊電路放在陣列正下方，就能減少該部分的晶片面積達 2～3 成，位元密度提高、成本降低（CMOS under Array、Periphery under Cell 等）。由於先製作周邊電路，必須顧及後續陣列形成的熱製程。此外，將周邊電路與陣列分別在不同晶圓上製作再貼合的方式（CBA 等）也已實用化。
- A. 即使改變結構，仍然需要抹除。
- B. 正確。把周邊電路放在陣列下方以削減面積。
- C. 這是與堆疊層數沒有直接關係的做法。