Aanpak waarbij ontwerp van circuits en procestechnologie gelijktijdig worden beschouwd om celoppervlak en prestaties te optimaliseren, nu schaalverkleining moeilijker wordt.
Japanse benaming: DTCO(設計・技術協調最適化)
“DTCO (design-technology co-optimization)” komt voor in 1 oefenvragen uit 1 onderwerpen, bijv. Geavanceerde transistoren (FinFET, GAA).
Vakgebied: Geavanceerde transistoren (FinFET, GAA)
Antwoord: C. DTCO (Design-Technology Co-Optimization)
DTCO (Design-Technology Co-Optimization) is een aanpak waarbij de procestechnologie van transistoren en bedrading en de ontwerpregels van standaardcellen en SRAM tegelijk worden onderzocht om oppervlakte, prestaties en vermogen te verbeteren. Voorbeelden zijn het verminderen van het aantal vinnen om de cel lager te maken en het inbedden van de voedingsbedrading of verplaatsen naar de achterzijde om ruimte voor bedrading te creëren. Bij geavanceerde generaties, waar men niet meer alleen op verkleining van afmetingen kan vertrouwen, is dit een belangrijke pijler van hogere integratiedichtheid.
DTCO (Design-Technology Co-Optimization) is een aanpak waarbij de procestechnologie van transistoren en bedrading en de ontwerpregels van standaardcellen en SRAM tegelijk worden onderzocht om oppervlakte, prestaties en vermogen te verbeteren.
Hoe heet de aanpak waarbij, nu verkleining fysiek moeilijke…CFET (complementaire FET) EOT (equivalente oxidedikte) FD-SOI (fully depleted SOI) FinFET GAA (gate-all-around) Gate-last (replacement metal gate) High-k/metal gate Nanosheet Random dopant fluctuation (RDF) SADP (self-aligned double patterning)