Nederlands
Menu

Geavanceerde transistoren (FinFET, GAA)

Hoe heet de aanpak waarbij, nu verkleining fysiek moeilijker wordt, ontwerp en proces tegelijk worden onderzocht om oppervlakte en prestaties te optimaliseren?

  1. ATest op waferniveau
  2. BWet van Moore
  3. CDTCO (Design-Technology Co-Optimization)
Antwoord en toelichting tonen

Antwoord: C. DTCO (Design-Technology Co-Optimization)

DTCO (Design-Technology Co-Optimization) is een aanpak waarbij de procestechnologie van transistoren en bedrading en de ontwerpregels van standaardcellen en SRAM tegelijk worden onderzocht om oppervlakte, prestaties en vermogen te verbeteren. Voorbeelden zijn het verminderen van het aantal vinnen om de cel lager te maken en het inbedden van de voedingsbedrading of verplaatsen naar de achterzijde om ruimte voor bedrading te creëren. Bij geavanceerde generaties, waar men niet meer alleen op verkleining van afmetingen kan vertrouwen, is dit een belangrijke pijler van hogere integratiedichtheid.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geavanceerde transistoren (FinFET, GAA)

  1. Hoeveel nanosheets worden in massaproductie van nanosheet-GAA-transistoren gewoonlijk per transistor op elkaar gestapeld?
  2. Welke structuur brengt de nMOS- en pMOS-nanosheets dichter bij elkaar met een dunne isolerende wand ertussen, waardoor de celoppervlakte kleiner wordt?
  3. Hoe heet de toestand waarin het kanaal zo kort is geworden dat ladingdragers vrijwel zonder verstrooiing van source naar drain doorschieten?
  4. Welke transistor heeft source, kanaal en drain van hetzelfde geleidingstype en dezelfde concentratie, en heeft dus geen pn-junctie?
  5. Wat is het doel van een laag met hoge onzuiverheidsconcentratie aan de voet van de vin (het deel dat de gate moeilijk bestuurt) bij een FinFET op een bulksubstraat?

Vergelijkingen bij dit onderwerp