Analyse temporelle et CDC

Que représente correctement la valeur spécifiée par set_output_delay ?

  1. ALa borne supérieure du délai entre une bascule interne à la puce et la broche de sortie
  2. BLe temps nécessaire hors de la puce entre la sortie des données par la broche de sortie et leur capture par le composant récepteur
  3. CL'intensité du courant que la broche de sortie peut fournir
Afficher la réponse et l'explication

Réponse : B. Le temps nécessaire hors de la puce entre la sortie des données par la broche de sortie et leur capture par le composant récepteur

set_output_delay spécifie le temps consommé à l'extérieur de la puce, en prenant le front d'horloge comme référence. Par exemple, si le délai des pistes de la carte est de 0,3 ns et le temps d'établissement du composant récepteur de 0,7 ns, on fixe le délai de sortie à 1,0 ns, et la STA vérifie le chemin de la bascule interne à la broche de sortie avec le temps qui reste une fois cette valeur retranchée de la période. La borne supérieure du délai interne découle de cette contrainte et n'est pas une valeur spécifiée directement. Le courant de sortie est une caractéristique distincte des contraintes temporelles.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Avec une horloge de période 2,5 ns (400 MHz), set_output_delay 0,8 ns est défini sur une broche de sortie. Si le délai horloge-sortie de la bascule qui pilote la broche de sortie est de 0,2 ns, quel est le délai maximal admissible pour la logique combinatoire et les interconnexions entre la bascule et la broche de sortie (le délai de l'horloge est ignoré) ?
  2. Avec une horloge de période 1,0 ns, un chemin relie les bascules A→B→C. A→B nécessite 1,2 ns, délai horloge-sortie et temps d'établissement compris, et B→C se contente de 0,8 ns. Pour satisfaire le setup des deux chemins en exploitant volontairement le skew, que faut-il faire de l'horloge de B (les horloges de A et de C sont supposées arriver simultanément) ?
  3. Lorsqu'une horloge est divisée par 2 par un circuit diviseur pour alimenter un autre circuit, quel est le traitement correct dans le SDC ?
  4. Pour une bascule à reset asynchrone, quelle vérification de la STA contrôle que la levée du reset n'est pas trop proche d'un front d'horloge ?
  5. Pour un chemin entre deux domaines d'horloge, dans quel cas un synchroniseur est-il nécessaire ?