Avec une horloge de période 2,0 ns, set_input_delay 0,6 ns est défini sur une broche d'entrée. Si le temps d'établissement de la bascule interne est de 0,1 ns et qu'on ignore le délai et le skew de l'horloge, quel est le délai maximal admissible pour le chemin interne à la puce, de la broche d'entrée jusqu'à la bascule ?

Réponse : A. 1,3 ns

set_input_delay spécifie le temps consommé hors de la puce entre le front d'horloge et l'arrivée des données sur la broche d'entrée, comme le délai horloge-sortie du composant émetteur externe ou le délai des pistes de la carte. Le temps utilisable à l'intérieur de la puce est le reste, soit 2,0 − 0,6 − 0,1 = 1,3 ns. 1,9 ns est la valeur qui ne tient pas compte du délai d'entrée, et 1,4 ns celle obtenue en oubliant le temps d'établissement. Si le délai d'entrée n'est pas correctement spécifié, les chemins issus des broches d'entrée ne sont pas analysés correctement.