Français
Menu

SRAM et mémoire flash

Quel problème survient fréquemment lorsqu'on abaisse la tension d'alimentation d'une SRAM ?

  1. ALes marges de stabilité en lecture et écriture (marges de bruit) diminuent et les dysfonctionnements deviennent plus probables
  2. BL'accès devient trop rapide
  3. CLa capacité de stockage augmente
Afficher la réponse et l'explication

Réponse : A. Les marges de stabilité en lecture et écriture (marges de bruit) diminuent et les dysfonctionnements deviennent plus probables

Une cellule SRAM fonctionne grâce à la stabilité du verrou et à l'équilibre des courants de commande avec les transistors d'accès. Abaisser la tension d'alimentation réduit la marge de bruit et accroît l'effet relatif de la dispersion des transistors : les inversions de données en lecture et les échecs d'écriture deviennent plus probables. La tension minimale de fonctionnement de la SRAM (Vmin) fixe donc souvent la limite basse de la tension d'alimentation de toute la puce et constitue un obstacle à la réduction de tension.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quel avantage de la cellule SRAM 8T, qui ajoute à la 6T des transistors dédiés à la lecture, est correct ?
  2. Lors de l'effacement d'une mémoire flash, comment évolue la tension de seuil de la cellule lorsqu'on extrait les électrons de la grille flottante, etc. ?
  3. Quelle valeur est la plus proche du nombre de couches des NAND 3D récentes ?
  4. Quel est le rôle correct des transistors de sélection placés aux deux extrémités des cellules connectées en série d'une flash NAND ?
  5. Pour écrire dans une cellule SRAM, on tire une des lignes de bit à 0 V pour inverser l'état de la cellule. Quelle condition est exigée des transistors d'accès ?

Comparatifs sur ce thème