Français
Menu

Transistors avancés (FinFET et GAA)

Quelle technique, utilisée pour réaliser les ailettes fines des FinFET, exploite des espaceurs latéraux pour obtenir des motifs plus fins que la limite de la lithographie ?

  1. ASADP/SAQP (double/quadruple structuration auto-alignée)
  2. BOPC
  3. CCMP
Afficher la réponse et l'explication

Réponse : A. SADP/SAQP (double/quadruple structuration auto-alignée)

En SADP, un film uniforme est déposé par ALD ou analogue sur les flancs d'un motif servant de mandrin pour former des espaceurs, puis le mandrin est retiré, ce qui donne des traits de densité double. La SAQP répète l'opération deux fois pour quadrupler la densité. La largeur des traits étant déterminée par l'épaisseur du film et non par l'exposition, la dispersion est faible, et l'on obtient des ailettes et interconnexions plus fines que la limite de la lithographie ArF à immersion (pas d'environ 80 nm). Même avec l'EUV, elle est combinée pour les pas les plus fins.

S'entraîner sur ce thème Retour au thème

Autres questions sur Transistors avancés (FinFET et GAA)

  1. Dans la fabrication des transistors GAA à nanofeuillets, pourquoi retire-t-on sélectivement les seules couches de SiGe d'un empilement alterné Si/SiGe ?
  2. Quelle est la cause de l'auto-échauffement, problématique dans les FinFET et les transistors SOI ?
  3. Quels facteurs limitant les performances gagnent en importance dans les transistors très miniaturisés ?
  4. Quelle est la caractéristique des matériaux comme le disulfure de molybdène (MoS2), étudiés comme matériaux de canal des futurs transistors ultra-miniaturisés ?
  5. Quel est l'objectif principal de la surélévation par épitaxie du cristal au-dessus des ailettes dans les sources/drains des FinFET ?

Comparatifs sur ce thème