Moderne Transistoren (FinFET, GAA)

Welche Technik, mit der dünne Finnen für FinFETs hergestellt werden, nutzt Seitenwand-Spacer, um feinere Muster als die Lithografiegrenze zu erzeugen?

  1. ASADP/SAQP (selbstjustiertes Double/Quadruple Patterning)
  2. BOPC
  3. CCMP
Antwort und Erläuterung anzeigen

Antwort: A. SADP/SAQP (selbstjustiertes Double/Quadruple Patterning)

Beim SADP wird an der Seitenwand eines Kernmusters per ALD o. Ä. eine gleichmäßige Schicht aufgebracht und so ein Spacer gebildet; wird der Kern entfernt, entstehen Linien mit doppelter Dichte. SAQP wiederholt dies zweimal und erreicht die vierfache Dichte. Da die Linienbreite durch die Schichtdicke statt durch die Belichtung bestimmt wird, ist die Streuung gering, und es lassen sich Finnen und Leitungen formen, die feiner sind als die Grenze der ArF-Immersionsbelichtung (Pitch etwa 80 nm). Auch bei EUV-Belichtung wird es beim feinsten Pitch kombiniert eingesetzt.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Moderne Transistoren (FinFET, GAA)

  1. Warum wird bei der Fertigung von Nanosheet-GAA-Transistoren aus der abwechselnd aus Si und SiGe gestapelten Schichtfolge nur die SiGe-Schicht selektiv entfernt?
  2. Was ist die richtige Ursache der Selbsterwärmung, die bei FinFETs und SOI-Transistoren leicht zum Problem wird?
  3. Welcher Faktor gewinnt bei stark miniaturisierten Transistoren als leistungsbegrenzende Größe an Bedeutung?
  4. Welches Merkmal von Materialien wie Molybdändisulfid (MoS2), die als Kanalmaterial künftiger extrem feiner Transistoren erforscht werden, ist richtig?
  5. Was ist der Hauptzweck des epitaktischen Aufwachsens von Kristall auf den Finnen im Source und Drain des FinFET?

Vergleiche zu diesem Thema