Packaging avancé (3D et chiplets)

Quel est l'avantage fondamental de l'intégration 3D, où les puces sont empilées verticalement ?

  1. ALes interconnexions entre puces sont raccourcies, ce qui permet d'augmenter la vitesse, de réduire la consommation et de diminuer la surface de montage
  2. BLes puces se refroidissent plus facilement
  3. CLa fabrication est simplifiée et le coût diminue toujours
Afficher la réponse et l'explication

Réponse : A. Les interconnexions entre puces sont raccourcies, ce qui permet d'augmenter la vitesse, de réduire la consommation et de diminuer la surface de montage

Par rapport à des puces placées côte à côte et reliées par les pistes du substrat de boîtier, l'empilement vertical ramène la distance entre puces à quelques dizaines de µm. Les retards de signal et l'énergie de charge-décharge des interconnexions diminuent, de nombreuses connexions peuvent être réparties sur toute la surface et la surface de montage se réduit. En revanche, la chaleur est piégée, le procédé se complique et un seul défaut peut rendre toute la pile inutilisable.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Comment appelle-t-on le problème par lequel la vitesse de fourniture des données par la mémoire ne suit pas la hausse des performances de calcul du processeur et limite les performances globales ?
  2. Quelle méthode d'empilement, utilisée de longue date notamment pour les mémoires de smartphones, superpose plusieurs puces légèrement décalées et relie chacune au substrat par câblage par fil ?
  3. Par opposition aux chiplets, comment appelle-t-on l'approche classique qui réalise toutes les fonctions nécessaires au système sur une seule grande puce ?
  4. Quel nom donne-t-on aux étapes de mise en boîtier avancée qui utilisent, à l'état de plaquette, des techniques de microfabrication proches du front-end (formation de TSV, couches de redistribution fines, etc.), parce qu'elles se situent entre le front-end et le back-end ?
  5. Quelle technique d'intégration 2.5D de TSMC est largement utilisée pour placer côte à côte et interconnecter GPU pour l'IA et HBM sur un interposeur silicium ?

Comparatifs sur ce thème