Welke uitspraak over het basisvoordeel van 3D-integratie, waarbij chips verticaal worden gestapeld, is juist?

Antwoord: A. De bedrading tussen chips wordt korter, wat hogere snelheid, lager vermogensverbruik en een kleiner montageoppervlak mogelijk maakt

Vergeleken met chips die naast elkaar staan en via de bedrading van het packagesubstraat zijn verbonden, wordt bij verticaal stapelen de afstand tussen chips zeer kort, circa enkele tientallen µm. Signaalvertraging en het vermogen voor het laden en ontladen van bedrading nemen af, over het gehele vlak zijn gemakkelijk veel verbindingen te maken en het montageoppervlak wordt kleiner. Daar staan uitdagingen tegenover: warmte blijft gemakkelijk hangen, het proces wordt complexer en één defect kan de hele stack onbruikbaar maken.