Fortgeschrittene Technologien (3D-Integration, Chiplets)

Welcher grundlegende Vorteil des 3D-Packagings mit vertikal gestapelten Chips ist richtig?

  1. ADie Leitungen zwischen den Chips werden kürzer, wodurch höhere Geschwindigkeit, geringerer Stromverbrauch und kleinere Montagefläche möglich werden
  2. BDie Chips werden leichter gekühlt
  3. CDer Fertigungsprozess wird einfacher, und die Kosten sinken zwangsläufig
Antwort und Erläuterung anzeigen

Antwort: A. Die Leitungen zwischen den Chips werden kürzer, wodurch höhere Geschwindigkeit, geringerer Stromverbrauch und kleinere Montagefläche möglich werden

Gegenüber dem Nebeneinanderplatzieren von Chips mit Verbindung über Leiterbahnen des Gehäusesubstrats ist der Abstand zwischen Chips beim vertikalen Stapeln mit etwa einigen zehn µm sehr kurz. Signallaufzeit und Umladeleistung der Leitungen sinken, über die gesamte Fläche lassen sich leicht viele Verbindungen sicherstellen, und auch die Montagefläche wird kleiner. Herausforderungen sind jedoch die leichtere Wärmestauung, die komplexeren Prozesse und der Umstand, dass ein einziger Defekt den gesamten Stapel unbrauchbar machen kann.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Wie heißt das Problem, dass die Datenzufuhr aus dem Speicher mit dem Zuwachs der Rechenleistung von Prozessoren nicht Schritt hält und die Gesamtleistung begrenzt?
  2. Welches Stapelverfahren, das seit Langem z. B. bei Smartphone-Speichern eingesetzt wird, stapelt mehrere Chips leicht versetzt und verbindet jeden per Drahtbonden mit dem Substrat?
  3. Wie heißt im Gegensatz zu Chiplets die herkömmliche Form, bei der alle für das System nötigen Funktionen in einem großen Chip realisiert werden?
  4. Wie wird der Advanced-Packaging-Prozess genannt, der feine Bearbeitungstechniken nahe dem Frontend, etwa die Herstellung von TSVs und feinen Umverdrahtungslagen, im Waferzustand nutzt und daher zwischen Front-End und Back-End liegt?
  5. Welche 2.5D-Packaging-Technik von TSMC wird breit eingesetzt, um KI-GPUs und HBM nebeneinander auf einem Silizium-Interposer zu verbinden?

Vergleiche zu diesem Thema