Warum wird bei der Fertigung von Nanosheet-GAA-Transistoren aus der abwechselnd aus Si und SiGe gestapelten Schichtfolge nur die SiGe-Schicht selektiv entfernt?

Antwort: B. Um in den entstandenen Spalt Gate-Isolator und Gate-Elektrode einzubringen und die Si-Nanosheets auf dem gesamten Umfang vom Gate zu umschließen

Beim Nanosheet-GAA wird ein Stapel verarbeitet, in dem Si und SiGe (Ge etwa 25 bis 30 %) abwechselnd epitaktisch aufgewachsen wurden; nach Entfernen des Dummy-Gates wird nur das SiGe mit hoher Selektivität geätzt, sodass die Si-Sheets freistehen. Werden in den Spalt High-k-Schicht und Metal-Gate per ALD eingebracht, entsteht eine Struktur, in der das Gate jedes Sheet oben, unten und seitlich umschließt. Der Schlüssel der Fertigung ist das selektive Ätzen, das nur SiGe entfernt, ohne die Sheets zu beschädigen.