MOSFET

Welche Verschaltung der Transistoren eines CMOS-NAND-Gatters mit zwei Eingängen ist richtig?

  1. AZwei pMOS in Reihe, zwei nMOS parallel
  2. BZwei pMOS parallel, zwei nMOS in Reihe
  3. CAlle vier parallel
Antwort und Erläuterung anzeigen

Antwort: B. Zwei pMOS parallel, zwei nMOS in Reihe

Beim NAND wird der Ausgang nur 0, wenn beide Eingänge 1 sind; daher werden zwischen Ausgang und Masse nMOS in Reihe eingefügt, sodass nur bei zwei leitenden Transistoren eine Verbindung zur 0 besteht. Zwischen Ausgang und Versorgung liegen pMOS parallel, sodass bei einer 0 an einem Eingang eine Verbindung zur 1 besteht. Dass Pull-up und Pull-down zueinander duale Strukturen sind, ist die Grundlage der CMOS-Logik, und das NOR ist umgekehrt aufgebaut. Da in Reihe geschaltete Elemente langsamer sind, ist das NAND mit in Reihe geschalteten nMOS höherer Beweglichkeit schneller als das NOR und wird häufig verwendet.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu MOSFET

  1. Wie heißt das Phänomen, dass durch das starke elektrische Feld im Überlappungsbereich von Gate und Drain ein Band-zu-Band-Tunnelstrom fließt und der Leckstrom im Aus-Zustand zunimmt?
  2. Welcher schaltungstechnische Vorteil ergibt sich daraus, dass in das Gate eines MOSFETs kaum Strom fließt?
  3. Welche Aussage zu den Merkmalen einer Source-Folger-Schaltung (Drain-Schaltung) mit MOSFET ist richtig?
  4. Was geschieht mit dem Betrag der Schwellenspannung eines MOSFETs im Allgemeinen, wenn die Temperatur steigt?
  5. Wie sind die Abmessungen zu ändern, um den Drain-Strom eines MOSFETs zu erhöhen?

Vergleiche zu diesem Thema