硬體描述語言與驗證
使用SystemVerilog的always_ff或always_comb來取代Verilog的always，其優點下列何者正確？
- A使用always_ff的話，電路的速度一定會變成2倍
- B使用always_comb的話，就不需要模擬了
- C工具能得知設計者的意圖（是正反器還是組合電路），當成為與意圖不同的電路（閂鎖器等）時能發出警告
查看答案與解析
正確答案：C. 工具能得知設計者的意圖（是正反器還是組合電路），當成為與意圖不同的電路（閂鎖器等）時能發出警告
Verilog的always可以用於正反器、組合電路與閂鎖器，所以工具不知道設計者的意圖。寫成always_ff就能明示打算做成正反器，寫成always_comb則能明示打算做成組合電路，當因條件遺漏而產生閂鎖器時，工具可以發出警告或錯誤。always_comb會依其中所讀取的訊號自動決定敏感度。
- A. 與速度無關。
- B. 模擬仍然是必要的。
- C. 正確。always_comb的敏感度清單也會自動決定。