LSI設計流程與EDA

將設計後期或製造途中發現的小修正,不重做整個設計,而是部分變更既有佈局來反映,稱為什麼?

  1. A下線(tape-out)
  2. B平面規劃
  3. CECO(工程變更單,Engineering Change Order)
查看答案與解析

正確答案:C. ECO(工程變更單,Engineering Change Order)

ECO是將邏輯上的小錯誤修正或時序調整等,不必全部重做佈局繞線,而以局部變更來反映的手法。若事先配置好空閒單元(備用單元,spare cell),有時不必動電晶體層,只變更佈線層的光罩就能修正,可節省時間與光罩成本。變更後要以形式等價性驗證確認是否符合預期。

  • A. 下線是交付製造用資料。
  • B. 平面規劃是決定大致配置的製程。
  • C. 正確。這是以局部變更來反映修正的手法。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在標準單元的配置中,為了填補單元之間的空隙、固定井的電位、抑制電源雜訊而放置的不具功能(或屬輔助性質)之單元組合,下列何者正確?
  2. 在各種輸入轉換時間、負載電容、電壓、溫度的條件下,對標準單元的延遲與耗電量進行電路模擬並彙整成表的作業,稱為什麼?
  3. 在靜態時序分析中,為了考慮即使在同一晶片內,電晶體或佈線的延遲也會因位置而有變異,而將延遲乘上係數以保留餘裕的手法,稱為什麼?
  4. 不是在角落條件下組合最差值,而是將延遲變異視為機率分布,求出滿足時序之機率的分析手法為下列何者?
  5. 在時序限制(SDC)中,用來指定作為時脈抖動(jitter)或偏斜預估值等而事先從時脈週期扣除之餘裕的設定,為下列何者?

這個領域的比較