配置配線란?
はいちはいせん
論理合成で得たネットリストをもとに、セルをチップ上に並べ(配置)、セルの間をつなぐ配線を決める(配線)設計の工程。
일본어 명칭: 配置配線
분야: IC 설계 흐름과 EDA
관련 용어
高位合成(HLS) 論理合成 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE STA(静的タイミング解析) クロックゲーティング
はいちはいせん
論理合成で得たネットリストをもとに、セルをチップ上に並べ(配置)、セルの間をつなぐ配線を決める(配線)設計の工程。
일본어 명칭: 配置配線
분야: IC 설계 흐름과 EDA
高位合成(HLS) 論理合成 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE STA(静的タイミング解析) クロックゲーティング