LSI設計流程與EDA

佈局繞線製程中,時脈樹合成(CTS)的主要目的為下列何者?

  1. A縮小時脈訊號抵達各正反器的時間差異(偏斜,skew)
  2. B提高電源電壓
  3. C修正佈局的設計規則違反
查看答案與解析

正確答案:A. 縮小時脈訊號抵達各正反器的時間差異(偏斜,skew)

晶片內數百萬個正反器收到時脈的時刻若參差不齊,就會造成時序違反。CTS將緩衝器如樹狀配置來分配時脈,縮小各正反器抵達時刻的差異(偏斜)。由於時脈持續切換,時脈樹有時會占晶片耗電量的很大一部分。這與電源電壓或修正DRC違反是不同的目的。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. LSI設計中所使用的「IP(IP核)」,其意義下列何者正確?
  2. 在靜態時序分析中,訊號在時脈邊緣之後變化得太快,導致正反器無法正確保持先前資料的時序違反為下列何者?
  3. 晶圓代工廠提供給設計者的設計規則、元件模型、單元庫等整套設計用資料,稱為什麼?
  4. 使用元件模型,詳細計算電晶體級電路電壓與電流的電路模擬器,代表性的是下列何者?
  5. 從以C語言或C++等撰寫的演算法描述,自動產生RTL的技術稱為什麼?

這個領域的比較