Deutsch
Menü

Timing-Analyse und CDC

Was ist der richtige Grund dafür, dass trotz STA und RTL-Simulation eine Prüfung mit einem CDC-Verifikationstool erforderlich ist?

  1. AWeil das CDC-Verifikationstool Setup und Hold aller Flipflops genauer berechnet als die STA
  2. BWeil sich mit einem CDC-Verifikationstool asynchrone Takte automatisch in synchrone Takte umwandeln lassen
  3. CWeil die STA Pfade zwischen asynchronen Takten von der Analyse ausschließt und die RTL-Simulation Metastabilität nicht nachbildet, sodass Synchronisationsfehler nicht gefunden werden
Antwort und Erläuterung anzeigen

Antwort: C. Weil die STA Pfade zwischen asynchronen Takten von der Analyse ausschließt und die RTL-Simulation Metastabilität nicht nachbildet, sodass Synchronisationsfehler nicht gefunden werden

Für Pfade zwischen asynchronen Takten kann die STA kein Timing festlegen; sie werden daher üblicherweise etwa per Angabe von Taktgruppen von der Analyse ausgeschlossen. In der RTL-Simulation sind Flipflops zudem stets eindeutig 0 oder 1, sodass die Schaltung auch ohne Synchronisierer scheinbar korrekt arbeitet. Das CDC-Verifikationstool untersucht die Schaltungsstruktur und findet Pfade ohne Synchronisierer, kombinatorische Logik vor dem Synchronisierer, einzeln synchronisierte Mehrbit-Signale, Rekonvergenz usw. Die Timing-Berechnung ist Aufgabe der STA.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Warum kann es problematisch sein, den Pfad, über den die Gray-codierten Zeiger eines asynchronen FIFO in die Gegendomäne übertragen werden, nur weil er asynchron ist, ohne Constraint (als False Path) zu belassen?
  2. In einer synchronen Schaltung mit einer Taktperiode von 2,0 ns beträgt die Clock-to-Q-Verzögerung des sendenden Flipflops 0,2 ns, die Verzögerung der kombinatorischen Logik 1,4 ns und die Setup-Zeit des empfangenden Flipflops 0,1 ns. Wie groß ist der Setup-Slack, wenn der Taktversatz (Skew) 0 ist?
  3. Auf einem Pfad zwischen Flipflops beträgt die Clock-to-Q-Verzögerung 0,15 ns, die maximale Verzögerung der kombinatorischen Logik 2,2 ns und die Setup-Zeit 0,15 ns. Wie hoch ist die maximale Taktfrequenz, mit der dieser Pfad arbeiten kann, wenn Skew und Taktunsicherheit vernachlässigt werden?
  4. Welche Erklärung von WNS und TNS, wie sie in STA-Berichten vorkommen, ist richtig?
  5. Ein Pfad hat eine Taktperiode von 1,0 ns, eine Clock-to-Q-Verzögerung von 0,1 ns, eine Verzögerung der kombinatorischen Logik von 0,85 ns und eine Setup-Zeit von 0,08 ns. Wie groß ist der Setup-Slack, wenn der Takt am empfangenden Flipflop 0,05 ns später ankommt als am sendenden?