한국어
메뉴

타이밍 분석과 CDC

STA와 RTL 시뮬레이션을 수행하더라도 CDC 검증 툴로 확인해야 하는 이유로 올바른 것은?

  1. ACDC 검증 툴은 모든 플립플롭의 셋업과 홀드를 STA보다 정확하게 계산하기 때문에
  2. BCDC 검증 툴을 사용하면 비동기 클럭을 동기 클럭으로 자동 변환할 수 있기 때문에
  3. CSTA는 비동기 클럭 간 경로를 분석에서 제외하고, RTL 시뮬레이션은 메타스테빌리티를 재현하지 않으므로 동기화 오류를 찾을 수 없기 때문에
정답과 해설 보기

정답: C. STA는 비동기 클럭 간 경로를 분석에서 제외하고, RTL 시뮬레이션은 메타스테빌리티를 재현하지 않으므로 동기화 오류를 찾을 수 없기 때문에

비동기 클럭 사이의 경로는 STA로 타이밍을 정할 수 없기 때문에 클럭 그룹 지정 등으로 분석에서 제외하는 것이 보통입니다. 또한 RTL 시뮬레이션에서는 플립플롭이 항상 0이나 1로 확정되므로, 동기화기가 없어도 올바르게 동작한 것처럼 보입니다. CDC 검증 툴은 회로의 구조를 조사하여 동기화기가 없는 경로, 동기화기 앞의 조합 회로, 멀티비트의 개별 동기화, 리컨버전스 등을 찾아냅니다. 타이밍 계산은 STA의 역할입니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. 비동기 FIFO의 그레이 코드 포인터를 상대 도메인으로 전달하는 경로를, 비동기라는 이유로 제약 없음(폴스 패스)으로 하면 문제가 될 수 있는 이유로 올바른 것은?
  2. 클럭 주기 2.0 ns인 동기 회로에서 송신 측 플립플롭의 클럭→출력 지연이 0.2 ns, 조합 회로의 지연이 1.4 ns, 수신 측 플립플롭의 셋업 타임이 0.1 ns입니다. 클럭 스큐를 0으로 하면 셋업 슬랙은 얼마입니까?
  3. 플립플롭 사이의 경로에서 클럭→출력 지연이 0.15 ns, 조합 회로의 최대 지연이 2.2 ns, 셋업 타임이 0.15 ns입니다. 스큐와 클럭 불확실성을 무시하면 이 경로가 동작할 수 있는 최대 클럭 주파수는 얼마입니까?
  4. STA 리포트에 나오는 WNS와 TNS에 대한 설명으로 올바른 것은?
  5. 클럭 주기 1.0 ns, 클럭→출력 지연 0.1 ns, 조합 회로의 지연 0.85 ns, 셋업 타임 0.08 ns인 경로가 있습니다. 수신 측 플립플롭의 클럭이 송신 측보다 0.05 ns 늦게 도착할 때 셋업 슬랙은 얼마입니까?