Même lorsqu'on effectue une STA et une simulation RTL, pourquoi une vérification par un outil de vérification CDC est-elle considérée comme nécessaire ?

Réponse : C. Parce que la STA exclut de l'analyse les chemins entre horloges asynchrones et que la simulation RTL ne reproduit pas la métastabilité, si bien que les erreurs de synchronisation ne sont pas détectées

La temporisation des chemins entre horloges asynchrones ne pouvant être déterminée en STA, on les exclut habituellement de l'analyse, par exemple au moyen de groupes d'horloges. En simulation RTL, les bascules sont toujours à 0 ou à 1, si bien que le circuit semble fonctionner correctement même sans synchroniseur. L'outil de vérification CDC examine la structure du circuit et détecte les chemins sans synchroniseur, la logique combinatoire en amont des synchroniseurs, la synchronisation séparée des bits d'une donnée multibit, la reconvergence, etc. Le calcul de la temporisation est le rôle de la STA.