LSI設計流程與EDA

針對以不同時脈運作的電路之間傳遞訊號的部分,用專用工具確認是否正確加入同步化電路的驗證,稱為什麼?

  1. AIR壓降分析
  2. BCDC(跨時脈域,clock domain crossing)驗證
  3. CDRC
查看答案與解析

正確答案:B. CDC(跨時脈域,clock domain crossing)驗證

若在非同步的時脈之間直接傳遞訊號,就會發生正反器輸出無法確定為0或1的亞穩態(metastable),或資料遺漏。CDC驗證會從設計中自動找出這類傳遞的位置,確認兩級正反器或非同步FIFO等同步化電路是否正確加入。由於發生機率低且不易重現,可以偵測出一般模擬難以發現的缺陷。

  • A. IR壓降分析是電源電壓降的分析。
  • B. 正確。這是確認跨越時脈的訊號傳遞的驗證。
  • C. DRC是檢查佈局圖形規則的檢查。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 將設計後期或製造途中發現的小修正,不重做整個設計,而是部分變更既有佈局來反映,稱為什麼?
  2. 在標準單元的配置中,為了填補單元之間的空隙、固定井的電位、抑制電源雜訊而放置的不具功能(或屬輔助性質)之單元組合,下列何者正確?
  3. 在各種輸入轉換時間、負載電容、電壓、溫度的條件下,對標準單元的延遲與耗電量進行電路模擬並彙整成表的作業,稱為什麼?
  4. 在靜態時序分析中,為了考慮即使在同一晶片內,電晶體或佈線的延遲也會因位置而有變異,而將延遲乘上係數以保留餘裕的手法,稱為什麼?
  5. 不是在角落條件下組合最差值,而是將延遲變異視為機率分布,求出滿足時序之機率的分析手法為下列何者?

這個領域的比較