LSI設計流程與EDA

不是在角落條件下組合最差值,而是將延遲變異視為機率分布,求出滿足時序之機率的分析手法為下列何者?

  1. ADRC
  2. B邏輯模擬
  3. C統計式靜態時序分析(SSTA)
查看答案與解析

正確答案:C. 統計式靜態時序分析(SSTA)

以角落進行的分析是假設所有變異同時達到最差的情形,因此有時會留過多的餘裕。SSTA將各要素的延遲視為機率分布,並考慮位置造成的相關性,求出路徑延遲的分布,從而更貼近實際地評估滿足時序的機率。在級數多的路徑上,隨機變異會被平均掉,因此能減少過度的餘裕。

  • A. DRC是檢查佈局圖形規則的檢查。
  • B. 邏輯模擬是針對輸入確認電路運作的方法。
  • C. 正確。這是將變異視為機率分布的時序分析。
練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在時序限制(SDC)中,用來指定作為時脈抖動(jitter)或偏斜預估值等而事先從時脈週期扣除之餘裕的設定,為下列何者?
  2. 在靜態時序分析中,針對容易偏悲觀的一般分析結果,對違反的路徑依據實際訊號的傳遞方式詳細重新計算,以去除多餘餘裕的手法,稱為什麼?
  3. 在類比電路設計中,隨機地反覆給予製造變異所造成的電晶體特性變化來進行模擬,以估算效能分布與良率的手法為下列何者?
  4. 在電路的邏輯模擬方式中,只有在訊號的值發生變化(事件)時,才計算受其影響之部分的方式為下列何者?
  5. 一般數位LSI的設計流程順序,下列何者正確?

這個領域的比較