IC 설계 흐름과 EDA

설계 막바지나 제조 도중에 발견된 작은 수정을 설계 전체를 다시 하지 않고 기존 레이아웃을 부분적으로 변경하여 반영하는 것을 무엇이라고 하는가?

  1. A테이프아웃
  2. B플로어플랜
  3. CECO(엔지니어링 체인지 오더)
정답과 해설 보기

정답: C. ECO(엔지니어링 체인지 오더)

ECO는 논리의 작은 버그 수정이나 타이밍 조정 등을 배치 배선을 전부 다시 하지 않고 국소적인 변경으로 반영하는 기법입니다. 미리 여분의 셀(스페어 셀)을 배치해 두면 트랜지스터 층은 그대로 두고 배선층 마스크만 변경하여 수정할 수도 있어 시간과 마스크 비용을 절약할 수 있습니다. 변경 후에는 형식적 등가성 검증으로 의도대로인지 확인합니다.

  • A. 테이프아웃은 제조용 데이터를 넘기는 것입니다.
  • B. 플로어플랜은 대략적인 배치를 정하는 공정입니다.
  • C. 맞습니다. 국소적인 변경으로 수정을 반영하는 기법입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 스탠더드 셀 배치에서 셀 사이의 틈을 메우거나, 웰의 전위를 고정하거나, 전원 노이즈를 억제하기 위해 두는 기능이 없는(또는 보조적인) 셀의 조합으로 올바른 것은 무엇인가?
  2. 스탠더드 셀의 지연과 소비 전력을 다양한 입력 천이 시간, 부하 커패시턴스, 전압, 온도 조건에서 회로 시뮬레이션하여 표로 정리하는 작업을 무엇이라고 하는가?
  3. 정적 타이밍 분석에서 같은 칩 안에서도 위치에 따라 트랜지스터와 배선의 지연이 달라지는 것을 고려하기 위해 지연에 계수를 곱해 여유를 두는 기법을 무엇이라고 하는가?
  4. 코너 조건에서 최악의 값을 조합하는 대신 지연의 편차를 확률 분포로 다루어 타이밍을 만족할 확률을 구하는 분석 기법은 무엇인가?
  5. 타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?

이 분야의 비교