タイミング解析とCDC

フリップフロップ間の経路で、クロック→出力遅延が 0.15 ns、組み合わせ回路の最大遅延が 2.2 ns、セットアップ時間が 0.15 ns である。スキューとクロックの不確かさを無視すると、この経路で動作できる最大のクロック周波数はいくらか。

  1. A約 425 MHz
  2. B約 455 MHz
  3. C400 MHz
答えと解説を見る

正解:C. 400 MHz

最小のクロック周期は、クロック→出力遅延、組み合わせ回路の遅延、セットアップ時間の合計です。0.15 + 2.2 + 0.15 = 2.5 ns なので、最大周波数は 1 ÷ 2.5 ns = 400 MHz になります。約 425 MHz はセットアップ時間を入れ忘れた 2.35 ns から、約 455 MHz は組み合わせ回路の遅延 2.2 ns だけから計算した値です。チップ全体の最大周波数は、このような経路のうち最も厳しいクリティカルパスで決まります。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. STAのレポートに出てくるWNSとTNSの説明として正しいものはどれか。
  2. クロック周期 1.0 ns、クロック→出力遅延 0.1 ns、組み合わせ回路の遅延 0.85 ns、セットアップ時間 0.08 ns の経路がある。受け側フリップフロップのクロックが送り側より 0.05 ns 遅れて届くとき、セットアップのスラックはいくらか。
  3. 受け側フリップフロップのクロックが送り側より遅れて届く(正のスキュー)ときの、セットアップとホールドへの影響として正しいものはどれか。
  4. 送り側のクロック→出力遅延が最小 0.08 ns、組み合わせ回路の最小遅延が 0.02 ns、受け側のホールド時間が 0.05 ns である。受け側のクロックが送り側より 0.1 ns 遅れて届くとき、ホールドのスラックはいくらか。
  5. 同じクロックの立ち上がりエッジで送り出しと取り込みを行う通常の経路で、ホールド違反(スラック −0.03 ns)が見つかった。クロック周波数を半分に下げたときの、この違反の扱いとして正しいものはどれか。