한국어
메뉴

타이밍 분석과 CDC

플립플롭 사이의 경로에서 클럭→출력 지연이 0.15 ns, 조합 회로의 최대 지연이 2.2 ns, 셋업 타임이 0.15 ns입니다. 스큐와 클럭 불확실성을 무시하면 이 경로가 동작할 수 있는 최대 클럭 주파수는 얼마입니까?

  1. A약 425 MHz
  2. B약 455 MHz
  3. C400 MHz
정답과 해설 보기

정답: C. 400 MHz

최소 클럭 주기는 클럭→출력 지연, 조합 회로의 지연, 셋업 타임의 합입니다. 0.15 + 2.2 + 0.15 = 2.5 ns이므로 최대 주파수는 1 ÷ 2.5 ns = 400 MHz가 됩니다. 약 425 MHz는 셋업 타임을 넣지 않은 2.35 ns로부터, 약 455 MHz는 조합 회로의 지연 2.2 ns만으로 계산한 값입니다. 칩 전체의 최대 주파수는 이러한 경로 중 가장 엄격한 크리티컬 패스로 결정됩니다.

이 분야 연습하기 분야로 돌아가기

타이밍 분석과 CDC의 다른 문제

  1. STA 리포트에 나오는 WNS와 TNS에 대한 설명으로 올바른 것은?
  2. 클럭 주기 1.0 ns, 클럭→출력 지연 0.1 ns, 조합 회로의 지연 0.85 ns, 셋업 타임 0.08 ns인 경로가 있습니다. 수신 측 플립플롭의 클럭이 송신 측보다 0.05 ns 늦게 도착할 때 셋업 슬랙은 얼마입니까?
  3. 수신 측 플립플롭의 클럭이 송신 측보다 늦게 도착할 때(양의 스큐) 셋업과 홀드에 미치는 영향으로 올바른 것은?
  4. 송신 측의 클럭→출력 지연이 최소 0.08 ns, 조합 회로의 최소 지연이 0.02 ns, 수신 측의 홀드 타임이 0.05 ns입니다. 수신 측 클럭이 송신 측보다 0.1 ns 늦게 도착할 때 홀드 슬랙은 얼마입니까?
  5. 같은 클럭의 상승 에지에서 송신과 캡처를 하는 일반적인 경로에서 홀드 위반(슬랙 −0.03 ns)이 발견되었습니다. 클럭 주파수를 절반으로 낮췄을 때 이 위반의 처리로 올바른 것은?