Reeks signalen achter always in @( ) in Verilog die bepaalt wanneer het blok wordt uitgevoerd. Bij een combinatorische schakeling leidt een vergeten signaal tot een verschil tussen simulatie en schakeling.
Japanse benaming: センシティビティリスト
“Sensitivity list” komt voor in 4 oefenvragen uit 1 onderwerpen, bijv. Hardwarebeschrijvingstalen en verificatie.
Vakgebied: Hardwarebeschrijvingstalen en verificatie
Antwoord: C. Het stelt een combinatorische schakeling voor die wordt uitgevoerd telkens wanneer een van de signalen die in het blok worden gelezen verandert
Wat na always tussen @( ) staat heet de sensitivity list en geeft aan bij welke signaalwijzigingen het blok wordt uitgevoerd. Met '*' worden automatisch alle in het blok gelezen signalen opgenomen, zodat een combinatorische schakeling juist wordt voorgesteld. Handmatig opsommen leidt gemakkelijk tot weglatingen, dus voor combinatorische schakelingen is '@(*)' of always_comb van SystemVerilog het veiligst.
Antwoord: C. Zonder simulatie de beschrijving onderzoeken en problemen vinden zoals niet-overeenkomende bitbreedtes, onbedoelde latches en niet te synthetiseren schrijfwijzen
Een lint-tool onderzoekt de HDL-beschrijving statisch aan de hand van regels en wijst op schrijfwijzen die grammaticaal juist zijn maar gemakkelijk problemen geven. Voorbeelden zijn toekenning van signalen met verschillende breedte, weglatingen in de sensitivity list, het afleiden van latches, het mengen van blokkerende en niet-blokkerende toekenning en fouten in de omgang met klokken. Omdat het zonder het maken van tests kan worden uitgevoerd, kan het vroeg in het ontwerp de moeite van latere verificatie verminderen.
Wat na always tussen @( ) staat heet de sensitivity list en geeft aan bij welke signaalwijzigingen het blok wordt uitgevoerd.
Welke uitspraak over de betekenis van 'always @(*)' in Veri…Een simulator voert het blok alleen uit bij verandering van de signalen in de sensitivity list, dus als alleen b verandert, blijft y op de oude waarde staan.
Dit is zoals hierboven geschreven als een combinatorische s…Omdat 'negedge rst_n' in de sensitivity list staat, wordt het blok ook uitgevoerd op het moment dat rst_n van 1 naar 0 verandert, en wordt q onafhankelijk van de klok 0.
Welke uitspraak over het soort reset en de werking in de bo…Voorbeelden zijn toekenning van signalen met verschillende breedte, weglatingen in de sensitivity list, het afleiden van latches, het mengen van blokkerende en niet-blokkerende toekenning en fouten in de omgang met klokken.
Welke uitspraak over de rol van lint-tools die bij HDL-veri…Combinatorische schakeling Verilog Numerieke apertuur (NA) SystemVerilog Logische synthese Asynchrone reset Lint Hardwarebeschrijvingstaal (HDL) Blocking assignment Combinatorische lus (combinational loop)